A parity generator.
[bos2k9.git] / fhw_rs232 / rs232_recv.vhd
1 -----------------------------------------------------------------------
2 -- Copyright (c) 2009 Malte S. Stretz <http://msquadrat.de> 
3 --
4 -- TODO
5 -- 
6 -----------------------------------------------------------------------
7 -- This entity is part of the following library:
8 -- pragma library fhw_rs232
9 library fhw_rs232;
10 use fhw_rs232.rs232_globals_p.all;
11
12 library ieee;
13 use ieee.std_logic_1164.all;
14 use ieee.numeric_std.all;
15
16 entity rs232_recv is
17   generic(
18     clock_interval : time;
19     clock_divider  : positive; -- TODO: calculate this based on clock_interval
20     data_width     : positive := 8;
21     parity_enabled : std_logic := '0';
22     parity_type    : std_logic := '1');
23   port(
24     clk : in  std_logic;
25     rst : in  std_logic;
26     
27     rx  : in  std_logic;
28     rxd : out std_logic_vector(data_width - 1 downto 0);
29     rxn : out std_logic;
30     rxb : out std_logic);
31  end rs232_recv;
32  
33 -----------------------------------------------------------------------
34
35 architecture rtl of rs232_recv is
36 begin
37   
38 end rtl;