Some ISR reordering.
authorMalte S. Stretz <mss@apache.org>
Sun, 4 Jan 2009 22:40:14 +0000 (22:40 +0000)
committerMalte S. Stretz <mss@apache.org>
Sun, 4 Jan 2009 22:40:14 +0000 (22:40 +0000)
src/main.c

index 5b1bced..0b1cb15 100644 (file)
 //////////////////////////////////////////\r
 // Interrupts\r
 \r
-// TIMER0:  8-Bit: ms for DMX, timeouts\r
+// INT0:  External int, DMX sync\r
+ISR(INT0_vect)\r
+{\r
+  dmx_int_edge();\r
+}\r
+\r
+// TIMER0:  8-Bit: 4 us for DMX, timeouts\r
+ISR(TIMER0_OVF_vect)\r
+{\r
+  dmx_count_frame();\r
+}\r
 \r
 // TIMER1: 16-Bit: GSCLK\r
 ISR(TIMER1_COMPA_vect)\r
@@ -42,13 +52,6 @@ ISR(TIMER2_COMP_vect)
 }\r
 \r
 \r
-\r
-// INT0:  Etxernal int, DMX sync\r
-ISR(INT0_vect)\r
-{\r
-  //dmx_int_trigger();\r
-}\r
-\r
 //////////////////////////////////////////\r
 \r
 int main(void)\r