This is easier to read.
authorMalte S. Stretz <mss@apache.org>
Fri, 13 Mar 2009 12:27:30 +0000 (12:27 +0000)
committerMalte S. Stretz <mss@apache.org>
Fri, 13 Mar 2009 12:27:30 +0000 (12:27 +0000)
src/tlc.c

index 7819873..54ef42c 100644 (file)
--- a/src/tlc.c
+++ b/src/tlc.c
@@ -102,8 +102,11 @@ void tlc_init(void)
   // * WGM1  = 1110: Fast PWM, TOP at ICR1 (p78, p89, p98)
   // * COM1A =   10: Set OC1A at 0, clear at OCM1A (p97)
   // * COM1B =   00: No output on OC1B (p97)
-  TCCR1B = bits_value(CS10) | bits_value(WGM13) | bits_value(WGM12);
-  TCCR1A = bits_value(WGM11) | bits_value(COM1A1);
+  TCCR1B = bits_value(CS10)
+         | bits_value(WGM13)
+         | bits_value(WGM12);
+  TCCR1A = bits_value(WGM11)
+         | bits_value(COM1A1);
 
   // Timer 2 is the refresh timer which determines the time one GS
   // cycle is finished; triggers Output Compare Match.
@@ -111,7 +114,9 @@ void tlc_init(void)
   // * CS2  = 111: Use a prescaler of 1024 (p119)
   // * WGM2 =  00: Normal mode, no PWM, count upwards (p117)
   // * COM2 =  00: Disable Output on OC2, needed for SPI (p117)
-  TCCR2 = bits_value(CS22) | bits_value(CS21) | bits_value(CS20);
+  TCCR2 = bits_value(CS22)
+        | bits_value(CS21)
+        | bits_value(CS20);
   // With a prescaler of 1024 this timer counts at 15.625 kHz,
   // to get a 100 Hz clock we need to count 157 times (~ 99.5 Hz)
   // and refresh after that: